Makefile---变量

变量定义

符号 说明 参考 $() 或

${} 使用变量。如果要使用字符$，需写为$$。

SRC = main.c

gcc  -c  $(SRC)  -o  main

= 一般变量赋值 := 变量只能使用前面已经定义的变量。

SRC  =  main.c

OBJ  :=  $(SRC) $(INC) test.c

INC    =  test1.c

#此时$(OBJ)的值为main.c test.c

?= 如果变量没有被定义过，则赋值。否则跳过该语句。

① SRC ?= main.c

#此时$(SRC)的值为main.c

② SRC    =  test.c

     SRC  ?=  main.c

#此时$(SRC)的值为test.c

变量的高级用法

表达 说明 参考 $(var:a=b)

将变量var中所有字符串 a 结尾的替换成字符串 b。

这里结尾的标志是 空格 或者 结束符

SRC = test1.c  test2.c  test3.c

OBJ = $(SRC:.c=.o)

#此时$(OBJ)值为 test1.o  test2.o  test3.o

x = y

y = z

a := $($(x))

将变量的值当作变量

x = $(y)
y = z
z = Hello
a := $($(x))

#此时 $(a) 值为 Hello，一层一层解开即可

Makefile自动化变量

符号 说明 参考 $@

1、规则中的目标文件集合。

2、在模式规则中，如果有多个目标，$@为目标中模式定义的集合

target : obj

    @echo $@ #输出target

gcc -o target obj

$? 所有比目标新的依赖目标的集合。

#obj1.c被修改

target : obj1 obj2 obj2 obj3

    @echo $? #输出obj1

    @echo $^ #输出obj1 obj2 obj3

    @echo $+ #输出obj1 obj2 obj2 obj3

gcc -o target obj1 obj2 obj3

$^ 所有依赖目标的集合。会自动去除重复的依赖目标。 $+ 所有依赖目标的集合。不会去除重复的依赖目标。

$<

1、规则的第一个依赖文件名。

2、如果是一个目标文件使用隐含规则来重建，则它代表由隐含规则加入的第一个依赖文件。

  $%

1、当规则的目标文件是一个静态库文件时，代表静态库的一个成员名。

2、如果目标不是静态库文件，其值为空。

  $ * 在模式规则和静态模式规则中，代表“茎”。茎”是目标模式中“%”所代表的
部分。